VerilogHDL数字系统设计及仿真 pdf下载

基本信息

• 商品名称：Verilog HDL数字系统设计及仿真(第2版)/工程设计与分析系列
• 作者：编者:于斌//黄海
• 定价：69
• 出版社：电子工业
• ISBN号：9787121330100

其他参考信息（以实物为准）

• 出版时间：2018-01-01
• 印刷时间：2018-01-01
• 版次：2
• 印次：1
• 开本：16开
• 包装：平装
• 页数：452
• 字数：740千字

内容提要

Verilog HDL是一种使用广泛的硬件描述语言， 目前在**无论是集成电路还是嵌入式的相关专业都 会用到这种硬件描述语言，市面上有关Verilog HDL ，的教材也比较多，但各有不同的偏重。
     于斌、黄海编著的《Verilog HDL数字系统设计 及仿真(第2版)/工程设计与分析系列》在**版广泛 应用的基础上，吸收了众多读者的宝贵建议，大幅完 善了内容。本书着重从设计角度入手，每章都力求让 读者掌握一种设计方法，能够利用该章知识进行完整 设计，从模块的角度逐步完成对Verilog HDL，语法 的学习，从而在整体上掌握Verilog HDL语法。
     为了达到上述目的，每章都给出使用该章知识完 成的实例，按照门级、数据流级、行为级、任务和函 数、测试模块、可综合设计和完整实例的顺序向读者 介绍Verilog HDL。的语法和使用方法。书中出现的 所有代码均经过仿真测试，力求准确，另外配套有书 中所有实例源文件和实例操作的视频讲解。
     本书可作为电子、通信、计算机和集成电路相关 专业的本科生教材，同时也适合对Verilog HDL，感 兴趣的爱好者或专业人士阅读。
    

目录

第1章 Verilog HDL入门简介
1.1 集成电路设计流程简介
1.2 数字电路设计范例
1.3 Verilog HDL建模范例
1.4 两种硬件描述语言
第2章 Verilog HDL门级建模
2.1 门级建模范例
2.2 门级建模基本语法
2.2.1 模块定义
2.2.2 端口声明
2.2.3 门级调用
2.2.4 模块实例化
2.2.5 内部连线声明
2.3 MOS开关与UDP
2.4 层次化设计
2.5 应用实例
实例2-1—4位全加器的门级建模
实例2-2—2-4译码器的门级建模
实例2-3—主从D触发器的门级建模
实例2-4—1位比较器的门级建模
2.6 习题
第3章 Verilog HDL数据流级建模
3.1 数据流级建模范例
3.2 数据流级建模基本语法
3.3 操作数
3.3.1 数字
3.3.2 参数
3.3.3 线网
3.3.4 寄存器
3.4 操作符
3.4.1 算术操作符
3.4.2 按位操作符
3.4.3 逻辑操作符
3.4.4 关系操作符
3.4.5 等式操作符
3.4.6 移位操作符
3.4.7 拼接操作符
3.4.8 缩减操作符
3.4.9 条件操作符
3.4.10 操作符优先级
3.5 应用实例
实例3-1—4位全加器的数据流级建模
实例3-2—2-4译码器的数据流级建模
实例3-3—主从D触发器的数据流级建模
实例3-4—4位比较器的数据流级建模
3.6 习题
第4章 Verilog HDL行为级建模
4.1 行为级建模范例
4.2 initial结构和always结构
4.2.1 initial结构