FPGA现代数字系统设计教程(基于Xilinx可编程逻辑器件与Vivado平台电子科学与技术高等 pdf下载

基本信息

• 商品名称：FPGA现代数字系统设计教程(基于Xilinx可编程逻辑器件与Vivado平台电子科学与技术高等
• 作者：编者:孟宪元|责编:盛东亮
• 定价：69
• 出版社：清华大学
• ISBN号：9787302541097

其他参考信息（以实物为准）

• 出版时间：2020-01-01
• 印刷时间：2020-01-01
• 版次：1
• 印次：1
• 开本：16开
• 包装：平装
• 页数：391
• 字数：622千字

内容提要

本书是以Xilinx公司全可编程FPGA和SoC为基础， 针对 新的设计工具软件——Vivado介绍FPGA设计现 代数字系统的理论与设计方法。
     全书分为6章，内容包括现代数字系统设计概论、 可编程逻辑器件、Verilog FHDL硬件描述语言。
    Vivado设计工具、数字系统的 设计与综合，以及 综合性设计项目实例。各章都安排了针对性强的已验 证过的设计实例，便于读者二次开发使用。
     本书可作为高等院校电子、通信、自动化、计算 机等专业本科“数字电路与逻辑设计”“EDA技术”“ 综合电子系统设计”等课程的教学参考教材，也可作 为信息类专业研究生和数字系统设计人员的参考书。
    

目录

第1章 现代数字系统设计概论
1.1 概述
1.2 数字系统的层次化结构
1.2.1 开关电路级的基础——CMOS反相器
1.2.2 逻辑级的门电路
1.2.3 寄存器传输级的有限状态机
1.2.4 数字系统的系统级构成
1.2.5 复杂系统的算法级设计
1.3 数字系统设计的描述方法
1.3.1 原理图设计
1.3.2 程序设计法
1.3.3 IP模块的使用
1.3.4 基于模型的设计技术
1.3.5 高层次综合——HLS设计
1.3.6 脚本设计技术
1.4 IP技术
1.4.1 IP知识产权模块
1.4.2 IP模块的种类与应用
1.4.3 片上系统和IP核复用
1.5 全可编程FPGA/SoC实现智能化系统
1.5.1 软件智能化和硬件 佳化
1.5.2 在线可重构技术
1.5.3 可重配置加速堆栈
1.5.4 自适应计算加速平台
本章小结
习题
第2章 可编程逻辑器件
2.1 概述
2.1.1 可编程逻辑器件概述
2.1.2 可编程逻辑器件分类
2.2 CPLD的结构和工作原理
2.2.1 简单可编程逻辑器件原理
2.2.2 CPLD的结构和工作原理
2.3 FPGA的结构和工作原理
2.3.1 SRAM-查找表类型
2.3.2 反熔丝多路开关类型
2.4 逻辑级FPGA的结构和工作原理
2.4.1 可编程逻辑
2.4.2 可编程互连线
2.4.3 可编程I/O
2.5 系统级FPGA的结构和工作原理
2.5.1 片上存储器及接口
2.5.2 数字时钟管理
2.5.3 时钟资源
2.5.4 系统级I/O
2.6 平台级FPGA的结构和工作原理
2.6.1 DSP模块
2.6.2 高速串行接口
2.7 全可编程FPGA的特性和结构
2.7.1 采用统一的7系列架构
2.7.2 高性能和低功耗结合的工艺
2.8 ASIC架构的UltraScale系列
2.8.1 UltraScale架构
2.8.2 SSI互连技术
2.9 FPGA的配置
2.9.1 编程原理简介
2.9.2 编程模式
2.9.3 典型的配置电路
2.9.4 编程流程
2.9.5 部分重配置
本章小结
习题
第3章 Verilog硬件描述语言
3.1 硬件描述语言概述
3.1.1 硬件描述语言特点
3.1.2 层次化设计
3.2 Verilog HDL程序的基本结构
3.2.1 模块结构分析
3.2.2 模块的实例化
3.3 Verilog HDL词法、数据类型和运算符
3.3.1 词法约定
3.3.2 数据类型
3.3.3 运算符
3.4 Verilog HDL行为语句
3.4.1 赋值语句
3.4.2 顺序块和并行块语句
3.4.3 结构说明语句
3.4.4 条件语句
3.4.5 循环语句
3.4.6 系统任务和系统函数
3.4.7 编译预处理命令
3.4.8 Verilog HDL可综合设计
3.5 Verilog HDL设计举例
3.5.1 组合电路设计
3.5.2 时序电路设计
3.5.3 数字系统设计
3.5.4 数码管扫描显示电路
3.5.5 LED通用异步收发电路设计
3.6 Testbenc 件与设计
本章小结
习题
第4章 Vivado设计工具
4.1 Vivado工具概述
4.1.1 单一的、共享的、可扩展的数据模型
4.1.2 标准化XDC约束文件——SDC
4.1.3 多维度分析布局器
4.1.4 IP封装器、集成器和目录
4.1.5 Vivado HLS
4.1.6 其他特性
4.1.7 TCL特性
4.1.8 Vivado按键流程执行设计项目
4.2 Vivado设计流程
4.2.1 创建工程
4.2.2 功能仿真
4.2.3 RTL级分析
4.2.4 综合设计
4.2.5 分配引脚和时序
4.2.6 设计实现
4.2.7 生成bit文件
4.2.8 下载
4.3 产生IP集成器子系统设计
4.3.1 产生IP集成器模块设计
4.3.2 定制IP
4.3.3 完成子系统设计
4.3.4 产生IP输出产品
4.3.5 例示IP到设计中
4.4 硬件诊断
4.4.1 设计诊断概述
4.4.2 Vivado逻辑诊断IP核
4.4.3 HDL例示法添加LA核
4.4.4 系统内诊断uart_led设计
4.4.5 网表插入法添加诊断核
4.4.6 添加VIO诊断核
本章小结
习题
第5章 数字系统的 设计与综合
5.1 Verilog编程风格
5.1.1 逻辑推理
5.1.2 陷阱
5.1.3 设计组织
5.1.4 针对Xilinx FPGA的HDL编码
5.2 综合优化
5.2.1 速度与面积
5.2.2 资源共享
5.2.3 流水线、重新定时和寄存器平衡
5.2.4 有限状态机编译
5.3 数字系统的同步设计
5.3.1 同步设计基本原理
5.3.2 建立和保持时间
5.3.3 时序例外约束
5.3.4 同步设计中的异步问题
5.4 数字系统的综合
5.4.1 数字系统综合概述
5.4.2 系统级综合
5.4.3 综合
5.4.4 寄存器传输级综合
5.4.5 逻辑级综合
本章小结
习题
第6章 综合设计实例
6.1 实例一：键盘输入电路设计
6.1.1 PS/2通信协议
6.1.2 PS/2接口设计
6.1.3 键盘输入