Vivado入门与FPGA设计实例

廉玉欣，博士，教授，哈尔滨工业大学电气工程及自动化学院电子学实验室主任，编写教材《基于Xilinx Vivado的数字逻辑实验教程》《电子技术基础实验教程》。参与“构建电工电子基础课程研究性教学体系，强化培养学生工程实践能力和创新精神”项目，获高教类2014年***教学成果奖。

目 录

第1章 硬件开发平台介绍 （1）
1．1 Xilinx FPGA器件 （1）
1．1．1 Xilinx公司简介 （1）
1．1．2 Xilinx的FPGA器件系列 （1）
1．2 EGO1实验板卡 （4）
1．2．1 EGO1实验板卡概述 （4）
1．2．2 板卡使用注意事项 （4）
1．2．3 EGO1实验板卡用户手册 （5）
1．3 EGO1实验板卡测试流程 （19）
1．4 EGO1实验板卡的引脚约束 （20）
第2章 Vivado软件平台介绍 （25）
2．1 Vivado设计套件 （25）
2．1．1 Vivado软件安装流程 （25）
2．1．2 IP封装器、IP集成器和可
扩展IP目录 （29）
2．1．3 标准化XDC约束文件 （30）
2．1．4 工程命令语言 （31）
2．1．5 Vivado设计套件的启动
方法 （31）
2．1．6 Vivado设计套件的界面 （31）
2．2 FPGA设计流程 （36）
2．2．1 Vivado套件的设计流程 （36）
2．2．2 设计综合流程 （39）
2．2．3 设计实现流程 （41）
2．3 硬件描述语言 （43）
2．3．1 VHDL简介 （44）
2．3．2 Verilog HDL简介 （47）
第3章 FPGA设计实例 （53）
3．1 74系列IP封装设计实例 （53）
3．1．1 IP核分类 （53）
3．1．2 IP封装实验流程 （54）
3．2 基于原理图的设计实例―
全加器 （66）
3．2．1 全加器实验原理 （66）
3．2．2 实验步骤 （67）
3．3 基于Verilog HDL的设计实例―
流水灯 （79）
3．3．1 设计要求 （79）
3．3．2 操作步骤 （79）
第4章 组合逻辑电路设计实例 （89）
4．1 逻辑门电路 （89）
4．1．1 基本及常用的逻辑门 （89）
4．1．2 与非门电路的简单应用 （94）
4．2 多路选择器 （96）
4．2．1 2选1多路选择器 （96）
4．2．2 4选1多路选择器 （97）
4．2．3 4位2选1多路选择器 （100）
4．2．4 74LS253的IP核设计及
应用 （102）
4．2．5 74LS151的IP核设计 （104）
4．3 数值比较器 （105）
4．3．1 4位二进制数值比较器 （106）
4．3．2 74LS85的IP核设计及
应用 （108）
4．3．3 利用数据选择器74LS151
设计2位比较器 （111）
4．4 译码器 （112）
4．4．1 3-8线译码器 （112）
4．4．2 74LS138的IP核设计及
应用 （114）
4．4．3 显示译码器 （116）
4．5 编码器 （121）
4．5．1 二进制普通编码器 （121）
4．5．2 二进制优先编码器 （122）
4．5．3 中规模集成8-3线优先
编码器74LS148的IP核
设计 （124）
4．6 编码转换器 （126）
4．6．1 二进制-BCD码转换器 （126）
4．6．2 格雷码转换器 （129）
4．7 加法器 （130）
4．7．1 半加器 （131）
4．7．2 全加器 （131）
4．7．3 4位全加器 （132）
4．8 减法器 （135）
4．8．1 半减器 （135）
4．8．2 全减器 （135）
4．9 乘法器 （138）
4．10 除法器 （141）
第5章 时序逻辑电路设计实例 （144）
5．1 锁存器和触发器 （144）
5．1．1 锁存器 （144）
5．1．2 触发器 （145）
5．1．3 74LS74的IP核设计及
应用 （150）
5．2　寄存器 （152）
5．2．1　基本寄存器 （152）
5．2．2　移位寄存器 （155）
5．2．3 74LS194的IP核设计及
应用 （161）
5．3　计数器 （163）
5．3．1　二进制计数器 （163）
5．3．2　N进制计数器 （166）
5．3．3　任意波形的实现 （171）
5．3．4　74LS161的IP核设计及
应用 （173）
5．4　脉冲宽度调制 （177）
5．5　时序逻辑电路综合设计 （179）
第6章　数字逻辑设计和接口实例 （186）
6．1　有限状态机 （186）
6．1．1　Moore状态机和Mealy
状态机 （186）
6．1．2　有限状态机设计例程 （186）
6．2　最大公约数 （197）
6．2．1　GCD算法 （198）
6．2．2　改进的GCD算法 （205）
6．3　整数平方根 （208）
6．3．1　整数平方根算法 （209）
6．3．2 改进的整数平方根算法 （216）
6．4　存储器 （219）
6．4．1　只读存储器 （219）
6．4．2　分布式的存储器 （222）
6．5　VGA控制器 （225）
6．5．1　VGA的时序 （226）
6．5．2　VGA控制器实例 （227）
6．6　键盘和鼠标接口 （246）
6．6．1　键盘 （248）
6．6．2　鼠标 （251）
第7章 数字逻辑综合实验 （259）
7．1　数字钟 （259）
7．2　数字频率计 （268）
7．3　7段数码管滚动显示号码 （272）
7．4　电梯控制器 （276）
参考文献 （282）

前 言

近年来，随着半导体工艺和处理器技术的高速发展，可编程逻辑器件产品已经成为业界大多数逻辑系统设计的核心。美国的Xilinx公司是全球领先的可编程逻辑器件及完整解决方案的供应商，Xilinx新一代FPGA设计套件Vivado与上一代ISE设计套件相比，在设计环境和设计方法上发生了重大变化。Vivado侧重基于知识产权（Intellectual Property，IP）核的设计方法，允许用户根据需要选择不同的设计策略，大大提高了FPGA的设计效率。

随着全开放、自主学习式实验教学模式的改革以及FPGA“口袋实验室”在国内高校的日益普及，传统的数字逻辑实验课程面临巨大挑战。例如，传统实验教学中常用的74系列或4000系列中规模集成电路芯片价格较高且采购困难，数字电路综合实验需要使用大量的中规模集成电路芯片，硬件电路连线繁多，不易于安装与调试。通过FPGA“口袋实验室”可以很容易地解决上述问题。每个学生都可以利用FPGA板卡，随时随地验证理论课程的教学内容，并将自己的设计或创意在板卡上运行，有利于培养学生的自主学习能力、实践能力和创新能力。

本书以Vivado FPGA设计套件为软件平台，以依元素科技有限公司的EGO1 Aritix-7实验板卡为硬件平台，将硬件描述语言Verilog HDL与FPGA设计实例相互结合，系统介绍了利用Vivado和Verilog HDL进行数字电路设计和FPGA开发的方法和流程。书中的83个例程都可以用EGO1 Aritix-7实验板卡实现，FPGA实例所用的Vivado为2017.2版本。

本书内容的安排由浅入深、循序渐进、系统全面，不仅有利于读者对理论知识的消化吸收，而且对实践操作具有直接指导意义。

本书内容分为4部分，安排具体如下：

第1部分介绍硬件开发平台，包括Xilinx公司的FPGA器件系列，以及EGO1 Aritix-7实验板卡的主电路和外围接口电路。

第2部分介绍Vivado软件平台，使读者对Vivado有一个初步的全面认识。

第3部分结合硬件开发平台和Vivado软件平台，通过设计实例介绍基于Vivado进行FPGA设计的三种基本方法，使读者快速入门Vivado。

第4部分按照数字逻辑实验教学的主线，分别介绍基于Vivado的组合逻辑电路实例、基于Vivado的时序逻辑电路实例、数字逻辑电路和接口实例以及数字逻辑综合实验。

本书是由依元素科技有限公司陈俊彦经理提议和发起的，在写作过程中吸取了哈尔滨工业大学国家级电工电子实验教学中心教师的实践教学经验，由廉玉欣负责全书的统筹规划和文字润饰。第1章、第2章、第3章由廉玉欣完成，第4章、第5章、第6章由侯博雅完成，第7章（7.1节、7.2节）由王猛完成，第7章（7.3节、7.4节）由侯云鹏完成。

本书的撰写得到了Xilinx公司陆佳华先生和依元素科技有限公司工程师团队的大力支持和帮助，他们为本书的编写提供了大量的资料和硬件平台，在此向各位致以衷心的谢意！

FPGA技术发展迅速，软件版本每年会有几次更新。编者水平有限，书中难免有错误和不妥之处，敬请读者批评指正，以便于本书的修订和完善。

作者

2018年6月于哈尔滨工业大学